właściwości produktu:
| RODZAJ | OPISAĆ |
| Kategoria | Układ scalony (IC) Wbudowany — FPGA (programowalna przez użytkownika macierz bramek) |
| producent | AMD Xilinx |
| seria | Spartan®-6 LX |
| Pakiet | taca |
| Stan produktu | w magazynie |
| Numer LAB/CLB | 1139 |
| Liczba elementów/jednostek logicznych | 14579 |
| Całkowita liczba bitów pamięci RAM | 589824 |
| Liczba wejść/wyjść | 232 |
| Napięcie — zasilany | 1,14 V ~ 1,26 V |
| rodzaj instalacji | Typ montażu powierzchniowego |
| Temperatura robocza | -40°C ~ 100°C (TJ) |
| Opakowanie/załącznik | 324-LFBGA, CSPBGA |
| Opakowanie urządzenia dostawcy | 324-CSPBGA (15x15) |
| Podstawowy numer produktu | XC6SLX16 |
Zgłoś błąd
Nowe wyszukiwanie parametryczne
Klasyfikacja środowiskowa i eksportowa:
| ATRYBUTY | OPISAĆ |
| Status RoHS | Zgodny ze specyfikacją ROHS3 |
| Poziom czułości na wilgoć (MSL) | 3 (168 godzin) |
| status REACH | Produkty nieobjęte REACH |
| ECCN | 3A991D |
| HTSUS | 8542.39.0001 |
Uwagi:
1. Wszystkie napięcia odnoszą się do masy.
2. Zobacz Wydajność interfejsów dla interfejsów pamięci w Tabeli 25. Rozszerzony zakres wydajności jest określony dla projektów nie korzystających z
standardowy zakres napięcia VCCINT.Standardowy zakres napięcia VCCINT jest używany do:
• Projekty, które nie wykorzystują MCB
• Urządzenia LX4
• Urządzenia w pakietach TQG144 lub CPG196
• Urządzenia o klasie prędkości -3N
3. Zalecany maksymalny spadek napięcia dla VCCAUX wynosi 10 mV/ms.
4. Podczas konfiguracji, jeśli VCCO_2 wynosi 1,8 V, to VCCAUX musi wynosić 2,5 V.
5. Urządzenia -1L wymagają VCCAUX = 2,5 V podczas korzystania z LVDS_25, LVDS_33, BLVDS_25, LVPECL_25, RSDS_25, RSDS_33, PPDS_25,
oraz PPDS_33 standardy I/O na wejściach.LVPECL_33 nie jest obsługiwany w urządzeniach -1L.
6. Dane konfiguracyjne są zachowywane, nawet jeśli VCCO spadnie do 0 V.
7. Obejmuje VCCO 1,2 V, 1,5 V, 1,8 V, 2,5 V i 3,3 V.
8. W przypadku systemów PCI nadajnik i odbiornik powinny mieć wspólne zasilanie dla VCCO.
9. Urządzenia o klasie szybkości -1L nie obsługują Xilinx PCI IP.
10. Nie przekraczaj łącznie 100 mA na bank.
11. VBATT jest wymagany do utrzymania klucza AES RAM podtrzymywanego bateryjnie (BBR), gdy VCCAUX nie jest stosowany.Po zastosowaniu VCCAUX można zastosować VBATT
niepodłączony.Gdy BBR nie jest używany, Xilinx zaleca podłączenie do VCCAUX lub GND.Jednak VBATT można odłączyć.Spartan-6 FPGA Data Sheet: DC and Switching Characteristics
DS162 (v3.1.1) 30 stycznia 2015 r
www.xilinx.com
Specyfikacja produktu
4
Tabela 3: Warunki programowania eFUSE(1)
Symbol Opis Min Typ Maks. Jednostki
VFS(2)
Zasilanie zewnętrzne
3,2 3,3 3,4 V
IFS
Prąd zasilania VFS
– – 40 mA
VCCAUX Pomocnicze napięcie zasilania względem GND 3,2 3,3 3,45 V
RFUSE(3) Rezystor zewnętrzny z pinu RFUSE do GND 1129 1140 1151
Ω
VCCINT
Wewnętrzne napięcie zasilania względem GND 1,14 1,2 1,26 V
tj
Zakres temperatury
15 – 85°C
Uwagi:
1. Specyfikacje te obowiązują podczas programowania klucza eFUSE AES.Programowanie jest obsługiwane tylko przez JTAG. Klucz AES jest tylko
obsługiwane w następujących urządzeniach: LX75, LX75T, LX100, LX100T, LX150 i LX150T.
2. Podczas programowania eFUSE VFS musi być mniejsze lub równe VCCAUX.Gdy nie programuje się lub gdy eFUSE nie jest używany, Xilinx
zaleca podłączenie VFS do GND.Jednak VFS może wynosić od GND do 3,45 V.
3. Podczas programowania klucza eFUSE AES wymagany jest rezystor RFUSE.Gdy nie programuje się lub gdy eFUSE nie jest używany, Xilinx
zaleca podłączenie pinu RFUSE do VCCAUX lub GND.Jednak RFUSE można odłączyć.
