właściwości produktu:
| RODZAJ | OPISAĆ |
| Kategoria | Układ scalony (IC) Wbudowane — mikrokontrolery |
| producent | NXP USA Inc. |
| seria | MPC56xx Qorivva |
| Pakiet | taca |
| Stan produktu | w magazynie |
| procesor rdzeniowy | e200z0h |
| Specyfikacja jądra | 32-bitowy pojedynczy rdzeń |
| prędkość | 64MHz |
| Łączność | CANbus, I²C, LIN, SCI, SPI |
| Urządzenia peryferyjne | DMA, POR, PWM, WDT |
| Liczba we/wy | 79 |
| Pojemność pamięci programu | 512 KB (512 KB x 8) |
| Typ pamięci programu | Lampa błyskowa |
| pojemność pamięci EEPROM | 64K x 8 |
| Rozmiar pamięci RAM | 32K x 8 |
| Napięcie — zasilanie (Vcc/Vdd) | 3 V ~ 5,5 V |
| konwerter danych | A/D 28x10b |
| Typ oscylatora | wewnętrzny |
| Temperatura robocza | -40°C ~ 85°C (TA) |
| rodzaj instalacji | Typ montażu powierzchniowego |
| Opakowanie/załącznik | 100-LQFP |
| Opakowanie urządzenia dostawcy | 100-LQFP（14x14） |
| Podstawowy numer produktu | SPC5604 |
Klasyfikacja środowiskowa i eksportowa:
| ATRYBUTY | OPISAĆ |
| Status RoHS | Zgodny ze specyfikacją ROHS3 |
| Poziom czułości na wilgoć (MSL) | 3 (168 godzin) |
| status REACH | Produkty nieobjęte REACH |
| UCIECZKA | 3A991A2 |
| HTSUS | 8542.31.0001 |
Cechy:
• Pojedynczy problem, 32-bitowy kompleks rdzeni procesora (e200z0)
– Zgodny z wbudowaną architekturą Power Architecture®
Kategoria
– Zawiera ulepszenie zestawu instrukcji umożliwiające
kodowanie o zmiennej długości (VLE) dla rozmiaru kodu
zmniejszenie.Z opcjonalnym kodowaniem mieszanym 16-bitowym
i 32-bitowych instrukcji, jest to możliwe do osiągnięcia
znaczne zmniejszenie rozmiaru kodu.
• Pamięć flash z kodem wbudowanym w chipie o wielkości do 512 KB
sterownik i ECC
• 64 (4 × 16) KB wbudowanej pamięci flash danych z ECC
• Do 48 KB wbudowanej pamięci SRAM z ECC
• Jednostka ochrony pamięci (MPU) z 8 deskryptorami regionów
i 32-bajtowa ziarnistość regionu
• Kontroler przerwań (INTC) ze 148 wektorami przerwań,
w tym 16 zewnętrznych źródeł przerwań i 18 zewnętrznych
źródła przerwania/budzenia
• Pętla synchronizacji fazowej z modulacją częstotliwości (FMPLL)
• Architektura przełącznika poprzecznego dla równoczesnego dostępu do
urządzeń peryferyjnych, pamięci flash lub pamięci RAM z wielu magistrali
mistrzowie
• Moduł wspomagania rozruchu (BAM) obsługuje wewnętrzną lampę błyskową
programowanie przez łącze szeregowe (CAN lub SCI)
• Timer obsługuje kanały wejścia/wyjścia, zapewniając zakres
16-bitowe przechwytywanie danych wejściowych, porównywanie danych wyjściowych i szerokość impulsu
funkcje modulacji (eMIOS-lite)
• 10-bitowy przetwornik analogowo-cyfrowy (ADC)
• 3 moduły szeregowego interfejsu urządzeń peryferyjnych (DSPI).
• Do 4 szeregowych interfejsów komunikacyjnych (LINFlex)
Moduły
• Do 6 rozszerzonych pełnych modułów CAN (FlexCAN) z
konfigurowalne bufory
• 1 moduł interfejsu komunikacyjnego między IC (I2C).
• Obsługa do 123 konfigurowalnych styków ogólnego przeznaczenia
operacje wejścia i wyjścia (zależne od pakietu)
• Licznik czasu rzeczywistego (RTC) ze źródłem zegara od 128 kHz
lub wewnętrzny oscylator RC 16 MHz obsługujący autonomię
wybudzanie z rozdzielczością 1 ms z maksymalnym czasem oczekiwania 2
sekundy
• Do 6 timerów przerwań okresowych (PIT) z licznikiem 32-bitowym
rezolucja
• 1 zegar modułu systemowego (STM)
• Interfejs deweloperski Nexusa (NDI) zgodny z IEEE-ISTO
Standard 5001-2003 Class Two Plus
• Testy skanowania granicy urządzenia/płytki obsługiwane z per
Joint Test Action Group (JTAG) IEEE (IEEE 1149.1)
• Wbudowany regulator napięcia (VREG) do regulacji
zasilanie wejściowe dla wszystkich poziomów wewnętrznych.
