właściwości produktu:
| RODZAJ | OPISAĆ |
| Kategoria | Układ scalony (IC) Wbudowane — mikrokontrolery |
| producent | NXP USA Inc. |
| seria | MPC56xx Qorivva |
| Pakiet | taca |
| Stan produktu | w magazynie |
| procesor rdzeniowy | e200z0h |
| Specyfikacja jądra | 32-bitowy pojedynczy rdzeń |
| prędkość | 64MHz |
| Łączność | CANbus,FlexRay,LINbus,SPI,UART/USART |
| Urządzenia peryferyjne | DMA, POR, PWM, WDT |
| Liczba we/wy | 108 |
| Pojemność pamięci programu | 512 KB (512 KB x 8) |
| Typ pamięci programu | Lampa błyskowa |
| pojemność pamięci EEPROM | 64K x 8 |
| Rozmiar pamięci RAM | 40K x 8 |
| Napięcie — zasilanie (Vcc/Vdd) | 3 V ~ 5,5 V |
| konwerter danych | A/D 30x10b |
| Typ oscylatora | wewnętrzny |
| Temperatura robocza | -40°C ~ 125°C (TA) |
| rodzaj instalacji | Typ montażu powierzchniowego |
| Opakowanie/załącznik | 144-LQFP |
| Opakowanie urządzenia dostawcy | 144-LQFP（20x20） |
| Podstawowy numer produktu | SPC5604 |
Klasyfikacja środowiskowa i eksportowa:
| ATRYBUTY | OPISAĆ |
| Status RoHS | Zgodny ze specyfikacją ROHS3 |
| Poziom czułości na wilgoć (MSL) | 3 (168 godzin) |
| status REACH | Produkty nieobjęte REACH |
| UCIECZKA | 3A991A2 |
| HTSUS | 8542.31.0001 |
Podsumowanie bloku serii MPC5604P:
Funkcja bloku
Przetwornik analogowo-cyfrowy (ADC) Wielokanałowy, 10-bitowy przetwornik analogowo-cyfrowy
Moduł wspomagania rozruchu (BAM) Blok pamięci tylko do odczytu zawierający kod VLE, który jest wykonywany zgodnie z
tryb uruchamiania urządzenia
Moduł generowania zegara
(MC_CGM)
Zapewnia logikę i sterowanie wymagane do generowania systemu i urządzeń peryferyjnych
zegary
Sieć kontrolera (FlexCAN) Obsługuje standardowy protokół komunikacyjny CAN
Jednostka wyzwalania krzyżowego (CTU) Umożliwia synchronizację konwersji ADC ze zdarzeniem timera z eMIOS
lub z PIT
Przełącznik poprzeczny (XBAR) Obsługuje jednoczesne połączenia między dwoma portami głównymi i trzema portami podrzędnymi
porty;obsługuje 32-bitową szerokość magistrali adresowej i 32-bitową szerokość magistrali danych
Cykliczna kontrola redundancji (CRC) Generator sum kontrolnych CRC
Szeregowy interfejs urządzeń peryferyjnych Deserial
(DSPI)
Zapewnia synchroniczny interfejs szeregowy do komunikacji z urządzeniami zewnętrznymi
Ulepszony bezpośredni dostęp do pamięci
(eDMA)
Wykonuje złożone transfery danych przy minimalnej interwencji procesora hosta
przez „n” programowalnych kanałów
Ulepszony timer (eTimer) Zapewnia udoskonalone programowalne zliczanie modulo w górę/w dół
Moduł statusu korekcji błędów
(ECSM)
Zapewnia mnóstwo różnych funkcji kontrolnych dla urządzenia, w tym
widoczne w programie informacje o konfiguracji i poziomach wersji, reset
rejestr stanu, sterowanie wybudzaniem w celu wychodzenia z trybu uśpienia oraz funkcje opcjonalne
takie jak informacje o błędach pamięci zgłaszanych przez kody korygujące błędy
Zewnętrzny oscylator (XOSC) Zapewnia zegar wyjściowy używany jako odniesienie wejściowe dla FMPLL_0 lub jako odniesienie
zegar dla poszczególnych modułów w zależności od potrzeb systemu
Jednostka zbierania usterek (FCU) Zapewnia bezpieczeństwo funkcjonalne urządzenia
Pamięć Flash Zapewnia nieulotną pamięć dla kodu programu, stałych i zmiennych
Modulowana częstotliwościowo
pętla synchronizacji fazowej (FMPLL)
Generuje szybkie zegary systemowe i obsługuje programowalną częstotliwość
modulacja
Kontroler przerwań (INTC) Zapewnia oparte na priorytetach planowanie z wywłaszczaniem żądań przerwań
Kontroler JTAG Zapewnia środki do testowania funkcjonalności chipa i łączności podczas pozostawania
przejrzysty dla logiki systemowej, gdy nie jest w trybie testowym
Kontroler LINFlex Zarządza dużą liczbą komunikatów LIN (Local Interconnect Network Protocol).
wydajnie przy minimalnym obciążeniu procesora
Moduł wprowadzania trybów (MC_ME) Udostępnia mechanizm sterowania trybem i trybem pracy urządzenia
sekwencje przejść we wszystkich stanach funkcjonalnych;zarządza również jednostką sterującą zasilaniem,
zresetuj moduł generowania i moduł generowania zegara i przechowuje
dostępne dla aplikacji rejestry konfiguracyjne, sterujące i statusowe
Zegar okresowego przerwania (PIT) Generuje okresowe przerwania i wyzwalacze
Most peryferyjny (PBRIDGE) Interfejs między magistralą systemową a wbudowanymi urządzeniami peryferyjnymi
Jednostka sterująca zasilaniem (MC_PCU) Zmniejsza ogólny pobór mocy poprzez odłączenie części urządzenia
z zasilacza za pośrednictwem urządzenia przełączającego zasilanie;elementy urządzenia są
pogrupowane w sekcje zwane „domenami władzy”, które są kontrolowane przez ZKP
