Właściwości produktu:
RODZAJ | OPISAĆ |
Kategoria | Układ scalony (IC) Osadzony System na chipie (SoC) |
producent | AMD Xilinx |
seria | Zynq®-7000 |
pakiet | taca |
Stan produktu | Na wyprzedaży |
Struktura | MCU, FPGA |
Procesor rdzeniowy | Dwurdzeniowy ARM® Cortex®-A9 MPCore™ z CoreSight™ |
Rozmiar pamięci Flash | - |
Rozmiar pamięci RAM | 256 KB |
Urządzenie peryferyjne | DMA |
Zdolność połączenia | CANbus, EBI/EMI, Ethernet, IC, MMC/SD/SDIO, SPI, UART/USART, USB OTG |
prędkość | 667MHz |
Główne atrybuty | Artix™-7 FPGA, jednostka logiczna 85K |
Temperatura pracy | -40°C ~ 100°C (TJ) |
Opakowanie/obudowa | 484-LFBGA, CSPBGA |
Pakiet urządzeń dostawcy | 484-CSPBGA(19x19) |
Numer wejścia/wyjścia | 130 |
Podstawowy numer produktu | XC7Z020 |
Klasyfikacja środowiskowa i eksportowa:
ATRYBUT | OPISAĆ |
Status RoHS | Zgodność ze specyfikacją ROHS3 |
Poziom wrażliwości na wilgoć (MSL) | 3 (168 godzin) |
status REACH | Produkty nieobjęte REACH |
ECCN | 3A991D |
HTSUS | 8542.39.0001 |
Architektura Zynq-7000 SoC pierwszej generacji:
Rodzina Zynq®-7000 jest oparta na architekturze Xilinx SoC.Produkty te integrują bogaty w funkcje dwurdzeniowy lub jednordzeniowy system przetwarzania (PS) oparty na ARM® Cortex™-A9 i 28 nm programowalną logikę Xilinx (PL) w jednym urządzeniu.Sercem systemu PS są procesory ARM Cortex-A9, które zawierają również pamięć wbudowaną, interfejsy pamięci zewnętrznej oraz bogaty zestaw interfejsów łączności peryferyjnej.System przetwarzania (PS) Jednostka procesora aplikacji (APU) oparta na ARM Cortex-A9 • 2,5 DMIPS/MHz na procesor • Częstotliwość procesora: do 1 GHz • Koherentna obsługa wielu procesorów • Architektura ARMv7-A • Bezpieczeństwo TrustZone® • Instrukcja Thumb®-2 zestaw • Jazelle® RCT Architektura środowiska wykonawczego • Silnik przetwarzania mediów NEON™ • Pojedyncza i podwójna precyzja Vector Floating Point Unit (VFPU) • CoreSight™ i Program Trace Macrocell (PTM) • Timer i przerwania • Trzy zegary typu watchdog • Jeden zegar globalny • Dwa liczniki potrójnego timera Pamięci podręczne • 32 KB pamięci podręcznej 4-kierunkowego zestawu asocjacyjnego i danych poziomu 1 (niezależne dla każdego procesora) • 512 KB 8-kierunkowej asocjacyjnej pamięci podręcznej poziomu 2 (współdzielone między procesory) • Obsługa parzystości bajtów Wbudowana pamięć • Wbudowana rozruchowa pamięć ROM • 256 KB wbudowanej pamięci RAM (OCM) • Obsługa parzystości bajtów Interfejsy pamięci zewnętrznej • Wieloprotokołowy kontroler pamięci dynamicznej • 16-bitowe lub 32-bitowe interfejsy do DDR3, DDR3L, DDR2 lub Pamięci LPDDR2 • Obsługa ECC w trybie 16-bitowym • 1 GB przestrzeni adresowej przy użyciu singpamięci 8-, 16- lub 32-bitowych • Interfejsy pamięci statycznej • 8-bitowa magistrala danych SRAM z obsługą do 64 MB • Obsługa równoległej pamięci flash NOR • Obsługa pamięci flash ONFI1.0 NAND (1-bit ECC ) • 1-bitowy SPI, 2-bitowy SPI, 4-bitowy SPI (quad-SPI) lub dwa quad-SPI (8-bitowe) szeregowe NOR flash 8-kanałowy kontroler DMA • Memory-to-memory, memory-to Obsługa transakcji peryferyjnych, peryferiów do pamięci i scatter-gather Urządzenia peryferyjne i interfejsy I/O • Dwa urządzenia peryferyjne MAC Ethernet 10/100/1000 tri-speed z obsługą IEEE Std 802.3 i IEEE Std 1588 wersja 2.0 • Scatter-gather DMA zdolność • Uznanie 1588 ks.2 ramki PTP • Interfejsy GMII, RGMII i SGMII • Dwa urządzenia peryferyjne USB 2.0 OTG, każde obsługujące do 12 punktów końcowych • Rdzeń IP urządzenia zgodny z USB 2.0 • Obsługuje w ruchu, z dużą, pełną i niską prędkością tryby prędkości • Host USB zgodny z Intel EHCI • 8-bitowy zewnętrzny interfejs PHY ULPI • Dwa interfejsy magistrali CAN w pełni zgodne z CAN 2.0B • Zgodność z CAN 2.0-A i CAN 2.0-B oraz normą ISO 118981-1 • Zewnętrzny interfejs PHY • Dwa SD Kontrolery zgodne z /SDIO 2.0/MMC3.31 • Dwa porty SPI full-duplex z trzema wybieranymi układami peryferyjnymi • Dwa szybkie układy UART (do 1 Mb/s) • Dwa interfejsy I2C master i slave • GPIO z czterema bankami 32-bitowymi , z czego do 54 bitów można użyć z PS I/O (jeden bank 32b i jeden bank 22b) i do 64 bitów (do dwóch banków 32b) podłączonych do logiki programowalnej • Do 54 elastycznych multipleksowane wejścia/wyjścia (MIO) do przypisania pinów urządzeń peryferyjnych Połączenia międzysieciowe • Łączność o dużej przepustowości w obrębie PS oraz między PS i PL • Oparta na architekturze ARM AMBA® AXI • Obsługa QoS w krytycznychl mistrzowie latencji i pasma.